CPLD

CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件,是從PAL和GAL器件發展出來的器件,相對而言規模大,結構復雜,屬于大規模集成電路范圍。是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開發軟件平臺,用原理圖、硬件描述語言等方法,生成相應的目標文件,通過下載電纜(“在系統”編程)將代碼傳送到目標芯片中,實現設計的數字系統。

CPLD主要是由可編程邏輯宏單元(MC,Macro Cell)圍繞中心的可編程互連矩陣單元組成。其中MC結構較復雜,并具有復雜的I/O單元互連結構,可由用戶根據需要生成特定的電路結構,完成一定的功能。由于CPLD內部采用固定長度的金屬線進行各邏輯塊的互連,所以設計的邏輯電路具有時間可預測性,避免了分段式互連結構時序不完全預測的缺點。

CPLD相關文章更多>>

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
回頂部
gpk钱龙捕鱼客户端 排列3组三复试 新疆11选5走势图 彩票摇奖 辽宁十一选五奖金 悠洋棋牌手机版叫什么 广西官方网站双色球走势图 北京pk10官网中彩 北京快乐8官网开奖 浙江十一选五开奖今天开奖结果查询 双色球多人生日选号 快乐8登录首页 新开棋牌娱乐平台 北京幸运28是合法的吗 貌喜脉动棋牌手机版 双色球亿元大奖星期二 金沙棋牌官方版下载